← 返回主页 EN

RESEARCH REPORT · NEUROBASEBAND · DATA AS OF 2026-09-20

把基带从专用硬件,
变成可编程的数据流

NeuroBaseband 高能效 RISC-V 融合基带 · 面向 6G AI-RAN

传统基带、O-CU/O-DU 分层与 AI-RAN 三条演进主线,受制于同一组结构性瓶颈:高搬移开销、低确定性、体系割裂、能效压力。NeuroBaseband 以无线基带的数据流与周期性为牵引,做从指令到系统的领域专用协同设计——Venus v2 芯片已完成 40nm 流片实测,把 GPP 与 ASIC 之间 10³× 的能效鸿沟压缩到约 10×。

证据分级:团队自测 > 行业公开 > 第三方转述 > 整理推演 [标注] · 本页不构成投资或采购建议

SCROLL

Fig. 0 · 每一颗芯片,都是更大算力版图上的一格 —— scale, all the way up

§0 · 核心发现

软件的灵活性,接近 ASIC 的能效

以高能效 RISC-V 融合计算,靠低 idle 功耗与系统级调度赢得真实部署能效——把 GPP 与 ASIC 之间 10³× 的能效鸿沟压缩到约 10×。

基带处理的能效对比有一个长期被忽视的事实:峰值算力不等于部署能效。Venus v2 在 28nm 归一化口径下把 FFT 能效做到 256 MSps/W,是 Xeon 6434 的 33.4×;更关键的是 idle 功耗 0.027W——低负载场景下,idle 功耗直接摊入平均能耗,这才是真实部署的决定项。

软件灵活 + ASIC 级能效。以高能效 RISC-V 融合计算,靠低 idle 功耗与系统级调度赢得真实部署能效。

ACELab · 深轶科技,团队介绍 STRATEGIC TAKEAWAY2026-09

Context融合基带把 GPP↔ASIC 能效鸿沟压缩至约 7–10×,同时保持 RISC-V 的开放可编程能力。Why it matters能效拐点出现在真实负载曲线,而不是峰值跑分。

§1 · 架构主线

四项研究内容,沿一条跨层主线贯通

以无线基带的数据流与周期性为牵引,做从指令到系统的领域专用协同设计——并保持 RISC-V 开放可编程能力。

向量单元决定算子的执行效率,数据流调度决定系统的实时性,领域工具链决定生态的可用性,低功耗 SoC 决定部署的真实能耗——四层不是并列的模块,而是同一条数据流主线在不同抽象层上的投影。

向量单元

ARBITRARY REGISTER GROUPING · RVV+

任意寄存器分组,让向量长度匹配无线算子的真实长度。

突破 RVV 固定幂次分组,64 位扩展编码与冲突检测处理寄存器重叠与读写相关;元素交换引擎承担跨通道重排与 gather/scatter,复数/定点除法/饱和运算走可扩展数据通道。目标算子:FFT · 信道估计 · 编解码 · 线性代数。

Hover for the full story

数据流调度

HIERARCHICAL DATAFLOW SCHEDULING

软件负责全局低频,硬件负责局部高频,兼顾扩展性与实时性。

任务—线程—计算簇三级模型:DAG 显式建模基带模块映射,层次化存储强化局部性,打包发货机制以 DMA/CSR/中断协同部署回收。硬件调度器监测依赖与输出状态快速触发任务,保证吞吐与硬实时。

Hover for the full story

工具链

DSL → LLVM → RISC-V · SAME-SOURCE

同一份代码贯通任务描述、编译优化与硬件部署。

领域专用语言描述任务图与依赖,LLVM 完成指令拆分合并与任意分组寄存器分配,生成 RISC-V 汇编映射到可扩展数据通道;同源代码支持仿真、评估与二进制部署,把领域语义一直保留到编译和调度后端。

Hover for the full story

低功耗 SoC

POWER DOMAINS · MBIST

四电源域按负载逐级唤醒,工业级可测。

睡眠、待机、数字前端与计算任务四种工作模式,常开域维持快速唤醒;多制式并发共享同一计算簇。MBIST 与故障覆盖保证工业级可测性,为车规与基站场景铺路。

Hover for the full story

§2 · 实测证据

LDPC 译码:接近 x86 吞吐,能耗低一到两个数量级

Venus 归一化吞吐约为 Xeon 的 89%,计算能耗 4.15 nJ/bit/iter——比 ARM A76 低 84.4×,比 GPU 4090 低 181.8×。测试口径:CS4 · 码率 340/1024 · 码块 25443 · CPU 单核吞吐;吞吐按线性、能效按平方做工况归一化。

LDPC 译码性能对比(28nm 归一化)

点击行查看口径与来源 · ASIC ACC100 为参考下界

平台频率工艺吞吐 MbpsnJ/bit/iter

Source · 团队自测 · Venus v2 实测(K2)· 2026-09

idle 功耗:被低估的部署能耗决定项

基站与边缘节点大量时间处于低负载。Venus v2 idle 功耗 0.027W(单 Tile 口径),比竞品低两个数量级;99% 负载阈值下总功耗 Venus ≈4.36W vs ACC100 ≥19.2W,吞吐需求 <2.06 Gbps 时 Venus 更节能

§3 · 芯片实现

Venus v2:从架构到芯片实现

40nm、300MHz、10 核、四电源域的多制式 SoC,峰值功耗 0.763W。四种工作模式覆盖睡眠、待机、数字前端与计算任务,按负载逐级唤醒;MBIST 与故障覆盖保证工业级可测。

指标数值说明

Source · 团队自测 · Venus v2 流片实测(K4)· 2026-09

§4 · 定位与生态

面向 6G AI-RAN 的开放融合基带

RISC-V 开放指令集 + 领域扩展 + 同源工具链,让基带从黑盒 ASIC 变成可演进的基础设施。

NeuroBaseband 的开放生态落在 ACE-Echo 开放平台:架构文档、工具链与评估环境对外开放,支撑从学术研究到客户导入的同一条路径。成果侧,顶会论文与多次成功流片构成「说过 → 做过 → 测过」的完整闭环。

访问 ACE-Echo 开放平台 →

维度事实说明

Source · ACELab 团队介绍 deck p7(K9)· 2026-09